

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

#3
S Del 01
P.1000

J1000 U.S. PTO
09/964645
09/28/01

In re application of:

Dong-Gyu KIM

Application No. **To Be Accorded**

Filed: **September 28, 2001**

For: **THIN FILM TRANSISTOR ARRAY SUBSTRATE
FOR LIQUID CRYSTAL DISPLAY**

Art Unit: **TBD**

Examiner: **TBD**

Atty. Docket: **06192.0257.NPUS00**

CLAIM FOR PRIORITY UNDER 35 U.S.C. § 119 IN UTILITY APPLICATION

Assistant Commissioner for Patents
Washington, D.C. 20231

Sir:

Priority under 35 U.S.C. § 119 is hereby claimed to the following priority document, filed in a foreign country within twelve (12) months prior to the filing of the above-referenced United States utility patent application:

| Country | Priority Document Application No. | Filing Date |
|-------------------|-----------------------------------|--------------|
| Republic of Korea | 2001-26721 | May 16, 2001 |

A certified copy of each listed priority documents is submitted herewith. Prompt acknowledgment of this claim and submission is respectfully requested.

Respectfully submitted,

Michael J. Bell
Registration No. 39,604

Date: September 28, 2001

HOWREY SIMON ARNOLD & WHITE, LLP

Box No. 34

1299 Pennsylvania Avenue, NW

Washington, DC 20004-2402

(202) 783-0800

11000 U.S. PRO
09/064645
09/28/01

대한민국특허청
KOREAN INTELLECTUAL
PROPERTY OFFICE

별첨 사본은 아래 출원의 원본과 동일함을 증명함.

This is to certify that the following application annexed hereto
is a true copy from the records of the Korean Intellectual
Property Office.

출원번호 : 특허출원 2001년 제 26721 호
Application Number

출원년월일 : 2001년 05월 16일
Date of Application


출원인 : 삼성전자 주식회사
Applicant(s)



2001년 06월 19일

특허청

COMMISSIONER



| | | | |
|------------|---|---|----------|
| 【서류명】 | 특허출원서 | | |
| 【권리구분】 | 특허 | | |
| 【수신처】 | 특허청장 | | |
| 【참조번호】 | 0002 | | |
| 【제출일자】 | 2001.05.16 | | |
| 【발명의 명칭】 | 액정 표시 장치용 박막 트랜지스터 어레이 기판 | | |
| 【발명의 영문명칭】 | a thin film transistor array substrate for a liquid crystal display | | |
| 【출원인】 | | | |
| 【명칭】 | 삼성전자 주식회사 | | |
| 【출원인코드】 | 1-1998-104271-3 | | |
| 【대리인】 | | | |
| 【성명】 | 김원근 | | |
| 【대리인코드】 | 9-1998-000127-1 | | |
| 【포괄위임등록번호】 | 1999-015961-1 | | |
| 【대리인】 | | | |
| 【성명】 | 김원호 | | |
| 【대리인코드】 | 9-1998-000023-8 | | |
| 【포괄위임등록번호】 | 1999-015960-3 | | |
| 【발명자】 | | | |
| 【성명의 국문표기】 | 김동규 | | |
| 【성명의 영문표기】 | KIM, DONG GYU | | |
| 【주민등록번호】 | 630901-1162114 | | |
| 【우편번호】 | 442-070 | | |
| 【주소】 | 경기도 수원시 팔달구 인계동 선경아파트 302동 801호 | | |
| 【국적】 | KR | | |
| 【취지】 | 특허법 제42조의 규정에 의하여 위와 같이 출원합니다. 대 리인 근 (인) 대리인 김원호 (인) | | |
| 【수수료】 | | | |
| 【기본출원료】 | 20 | 면 | 29,000 원 |
| 【가산출원료】 | 8 | 면 | 8,000 원 |

1020010026721

2001/6/2

| | | |
|----------|-------------------|-----|
| 【우선권주장료】 | 0 건 | 0 원 |
| 【심사청구료】 | 0 항 | 0 원 |
| 【합계】 | 37,000 원 | |
| 【첨부서류】 | 1. 요약서·명세서(도면)_1통 | |

【요약서】**【요약】**

절연 기판 위에 가로 방향의 게이트선, 게이트선의 끝에 연결되어 있는 게이트 패드 및 게이트선에 연결되어 있는 게이트 전극을 포함하는 게이트 배선이 형성되어 있으며, 가로 방향으로 뻗어 있으며 공통 전압이 전달되는 유지 용량용 배선이 형성되어 있다. 게이트 배선 및 유지 용량용 배선을 덮는 게이트 절연막 상부에는 반도체층과 저항 접촉층이 형성되어 있으며, 또한 세로 방향으로 뻗어 게이트선과 화소 영역을 정의하는 데이터선, 저항 접촉층의 상부까지 연장되어 있는 소스 전극, 소스 전극과 분리되어 게이트 전극에 대하여 소스 전극의 반대쪽 저항 접촉층 상부에 형성되어 있는 드레인 전극을 포함하는 데이터 배선이 형성되어 있다. 데이터 배선 및 이들이 가리지 않는 반도체층 상부에는 보호막이 형성되어 있으며, 그 상부에는 보호막의 접촉 구멍을 통하여 드레인 전극과 연결되어 있으며, 돌출되어 전단의 게이트선과 중첩되어 있는 수리부를 가지는 화소 전극이 형성되어 있다. 여기서, 수리부는 화소 전극이 플로팅되거나 공통 전압이 전달되어 화소가 항상 밝게 표시되는 화이트 불량이 발생하는 경우에 화소를 식별하거나의 불가능한 블랙 불량으로 용이하게 바꿀 수 있도록 하는 기능을 가진다.

【대표도】

도 1

【색인어】

화이트불량, 블랙불량, 단선, 단락

【명세서】**【발명의 명칭】**

액정 표시 장치용 박막 트랜지스터 어레이 기판{a thin film transistor array substrate for a liquid crystal display}

【도면의 간단한 설명】

도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 어레이 기판의 구조를 도시한 배치도이고,

도 2는 도 1에서 II-II' 선을 따라 잘라 도시한 단면도이고,

도 3은 도 1에서 III 부분을 확대하여 도시한 배치도이고,

도 4a는 보조 수리부를 가지는 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 어레이 기판의 구조 일부를 도시한 배치도이고,

도 4b는 도 4a에서 IVb-IVb' 선을 따라 잘라 도시한 단면도이고,

도 5a는 링 모양의 수리부를 가지는 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 어레이 기판의 구조 일부를 도시한 배치도이고,

도 5b는 도 5a에서 Vb-Vb' 선을 따라 잘라 도시한 단면도이고,

도 6은 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 어레이 기판의 구조를 도시한 배치도이고,

도 7은 도 6에서 VI-VI' 선을 따라 잘라 도시한 단면도이고,

도 8은 본 발명의 제3 실시예에 따른 액정 표시 장치용 박막 트랜지스터 어레이 기판의 구조를 도시한 배치도이고,

도 9 및 도 10은 도 8에서 IX-IX' 및 X-X' 선을 따라 잘라 도시한 각각의 단면도이다.

【발명의 상세한 설명】

【발명의 목적】

【발명이 속하는 기술분야 및 그 분야의 종래기술】

<12> 본 발명은 박막 트랜지스터 어레이 기판에 관한 것으로, 더욱 상세하게는, 단위 화소에 형성되어 있는 화소 전극을 통하여 화상을 표시하는 액정 표시 장치용 박막 트랜지스터 어레이 기판에 관한 것이다.

<13> 일반적으로 액정 표시 장치는 전극이 형성되어 있는 두 장의 기판 사이에 액정을 주입하고, 각각의 전극에 가하는 전압의 세기를 조절하여 광 투과량을 조절하는 구조로 되어 있다.

<14> 이러한 액정 표시 장치에서 매트릭스 배열을 가지는 각각의 단위 화소에는 투명한 도전 물질로 이루어져 있으며, 표시 동작을 하는 화소 전극이 형성되어 있다. 이러한 화소 전극은 배선을 통하여 인가되는 신호에 의하여 구동되는데, 배선에는 서로 교차하여 매트릭스 배열의 단위 화소 영역을 정의하는 게이트선과 데이터선이 있으며, 이들 배선은 박막 트랜지스터 등의 스위칭 소자를 통하여 화소 전극과 연결되어 있다. 이때, 스위칭 소자는 게이트선으로부터의 주사 신호에 통하여 화소 전극에 전달되는 데이터선으로부터의 화상 신호를 제어한다. 또한, 각각의 화소에는 화소 전극과 축전기를 형성하여 화소 전극에 인가된 화상 신호를 다음 신호가 인가될 때까지 유지시켜 주는 유지용량용 배선이 형성되어 있다.

<15> 이렇게 박막 트랜지스터 가지는 액정 표시 장치를 제조하는 공정에서 제조 원가를 상승시키는 원인으로는 크게 화소 불량(pixel defect)이며, 이중에서 화소가 항상 밝게 표시되는 화이트 불량(white defect)은 눈에 쉽게 뛰게 되므로 식별이 거의 불가능하도 록 화소가 항상 어둡게 표시되는 블랙 불량(black defect)으로 바꾸어 수리하는 것이 바 람직하다.

<16> 여기서, 화이트 불량은 화소 전극과 스위칭 소자의 접촉 불량이 발생하거나 스위칭 소자의 오동작으로 인하여 발생하는데, 이 경우에는 초기에 어두운 상태를 표시하다가 시간이 결과할수록 화소 전극에서 누설 전류가 발생하여 화소 전압이 화소 전극과 마주 하는 공통 전극의 공통 전압에 접근하게 되어 화이트 불량으로 변하게 된다. 또한, 화 이트 불량은 데이터선과 화소 전극 사이에 도전 물질이 잔류하여 이들이 전기적으로 단 락되거나 화소 전극과 공통 전극이 서로 단락되어 발생한다.

<17> 이러한 화이트 불량을 블랙 불량으로 수리하는 방법 중 하나는 화소 전극을 이와 중첩하는 게이트선과 단락시켜 게이트 신호가 전달되도록 한다. 이때, 게이트선은 이웃 하는 화소 행의 스위칭 소자에 게이트 신호를 전달하며, 화소 전극과 중첩되어 유지 축 전기를 만들기 위한 유지 용량 배선으로 사용된다.

<18> 하지만, 화소 전극과 중첩하는 유지 용량용 배선을 별도로 독립적으로 가지는 독립 배선 방식에서 유지 용량용 배선에 공통 전압이 전달되는 액정 표시 장치에서는, 유지 용량용 배선과 화소 전극을 단락시키더라도 화소 전극에 공통 전압이 전달되기 때문에 화소는 그대로 화이트 불량으로 남는 문제점이 있다.

【발명이 이루고자 하는 기술적 과제】

<19> 본 발명은 독립적으로 유지 용량용 배선을 가지는 독립 배선 방식에서 화이트 불량을 수리할 수 있는 화소 구조를 가지는 박막 트랜지스터 어레이 기판을 제공하기 위한 것이다.

【발명의 구성 및 작용】

<20> 이러한 과제를 해결하기 위한 본 발명에 따른 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법에서는 화소 전극을 이웃하는 화소 행에 게이트 신호를 전달하는 전단의 게이트선과 중첩되도록 돌출된 수리부를 가지도록 형성한다.

<21> 더욱 상세하게, 본 발명에 따른 액정 표시 장치용 박막 트랜지스터 어레이 기판에는 기판 위에 가로 방향의 게이트선 및 게이트선에 연결되어 있는 게이트 전극을 포함하며 게이트 신호가 전달되는 게이트 배선과 가로 방향으로 공통 전압이 전달되는 유지 용량용 배선이 형성되어 있다. 또한, 게이트 배선 및 유지 용량용 배선을 덮는 게이트 절연막 상부에는 반도체층과 세로 방향으로 뻗어 게이트선과 교차하여 화소 영역을 정의하는 데이터선 및 데이터선에 연결되어 있으며 반도체층 상부에 형성되어 있는 소스 전극 및 게이트 전극을 중심으로 소스 전극과 마주하는 반도체층 상부에 형성되어 있는 드레인 전극을 포함하는 데이터 배선이 형성되어 있다. 데이터 배선 및 반도체층을 덮는 보호막의 상부에는 보호막의 제1 접촉 구멍을 통하여 드레인 전극과 연결되어 있으며, 돌출되어 전단의 게이트선의 일부와 중첩되어 있는 수리부를 가지는 화소 전극이 화소 영역에 형성되어 있다.

<22> 여기서, 게이트 절연막을 사이에 두고 유지 용량용 배선과 중첩되어 있으며, 보호

막의 제2 접촉 구멍을 통하여 화소 전극과 연결되어 있는 유지 용량용 도전체 패턴을 더 포함할 수 있으며, 유지 용량용 배선은 화소 영역의 상부 및 하부에 가로 방향으로 형성되어 있는 이중의 유지 전극선과 화소 영역의 가장자리에 세로 방향으로 형성되어 있으며 이중의 유지 전극선을 연결하는 유지 전극을 포함할 수 있다.

<23> 수리부와 중첩되어 있는 게이트선의 일부는 나머지 부분보다 좁은 폭으로 형성되어 있는 것이 바람직하며, 수리부와 게이트선 사이에 형성되어 있는 보조 수리부를 더 포함할 수 있다. 여기서, 보조 수리부는 데이터 배선과 동일한 층으로 형성되어 있는 것이 바람직하다.

<24> 그러면 첨부한 도면을 참고로 하여 본 발명에 따른 액정 표시 장치용 박막 트랜지스터 어레이 기판의 실시예를 본 발명이 속하는 기술 분야에서 통상의 기술을 가진 자가 용이하게 실시할 수 있을 정도로 상세히 설명한다.

<25> 그러면, 도 1 내지 도 3을 참고로 하여 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 어레이 기판의 구조에 대하여 설명한다.

<26> 도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 어레이 기판의 구조를 도시한 평면도이고, 도 2는 도 1에서 II-II' 선을 따라 도시한 단면도이고 도 3은 도 1에서 III 부분을 확대하여 도시한 배치도이다. 또한, 도 4a는 보조 수리부를 가지는 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 어레이 기판의 구조 일부를 도시한 배치도이고, 도 4b는 도 4a에서 IVb-IVb' 선을 따라 잘라 도시한 단면도이고, 도 5a는 렁 모양의 수리부를 가지는 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 어레이 기판의 구조 일부를 도시한 배치도이고, 도 5b는 도 5a에서 Vb-Vb' 선을 따라 잘라 도시한 단면도이다.

<27> 절연 기판(10) 위에 저저항을 가지는 알루미늄 계열의 도전 물질로 이루어진 단일 막 또는 이를 포함하는 다층막으로 이루어져 있는 게이트 배선과 유지 용량용 배선(28)이 형성되어 있다. 게이트 배선은 가로 방향으로 뻗어 있는 게이트선(22), 게이트선(22)의 끝에 연결되어 있어 외부로부터의 게이트 신호를 인가받아 게이트선으로 전달하는 게이트 패드(24) 및 게이트선(22)에 연결되어 있는 박막 트랜지스터의 게이트 전극(26)을 포함한다. 유지 용량용 배선(28)은 가로 방향으로 뻗어 있으며, 이후에 형성되는 화소 전극(82)과 전기적으로 연결되어 있는 유지 용량용 도전체 패턴(64)과 중첩되어 유지 축전기를 이루며, 절연 기판(10)과 마주하는 대향 기판(도시하지 않음)에 형성되어 있는 공통 전극(도시하지 않음)에 전달되는 공통 전압이 전달된다. 여기서, 게이트 배선(22, 24, 26)이 다층막인 경우에는 다른 물질과 접촉 특성이 우수한 패드용 물질을 포함할 수 있으며, 유지 용량용 배선(28)에는 게이트 신호가 전달될 수 있다.

<28> 기판(10) 위에는 질화 규소(SiN_x) 따위로 이루어진 게이트 절연막(30)이 게이트 배선(22, 24, 26) 및 유지 용량용 배선(28)을 덮고 있다.

<29> 게이트 전극(24)의 게이트 절연막(30) 상부에는 비정질 규소 등의 반도체로 이루어진 반도체층(40)이 형성되어 있으며, 반도체층(40)의 상부에는 실리사이드 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 저항 접촉층(55, 56)이 각각 형성되어 있다.

<30> 저항 접촉층(55, 56) 및 게이트 절연막(30) 위에는 은 또는 알루미늄 등과 같이 저저항을 가지는 단일막 또는 다층막으로 이루어진 데이터 배선(62, 65, 66, 68)이 형성되어 있다. 데이터 배선은 세로 방향으로 형성되어 게이트선(22)과 교차하여 매트릭스 배열의 화소 영역을 정의하는 데이터선(62), 데이터선(62)에 연결되어 저항 접촉층(55)의

상부까지 연장되어 있는 소스 전극(65), 데이터선(62)의 한쪽 끝에 연결되어 있으며 외부로부터의 화상 신호를 인가받는 데이터 패드(68), 소스 전극(65)과 분리되어 있으며 게이트 전극(26)에 대하여 소스 전극(65)의 반대쪽 저항 접촉층(56) 상부에 형성되어 있는 드레인 전극(66)을 포함한다. 또한, 데이터 배선은 유지 용량을 향상시키기 위해 유지 용량용 배선(28)과 중첩되어 유기 축전기를 이루는 유지 용량용 도전체 패턴(64)을 포함할 수 있다.

<31> 데이터 배선(62, 64, 65, 66, 68) 및 이들이 가리지 않는 반도체층(40) 상부에는 질화 규소 또는 평탄화 특성이 우수한 유기 물질로 이루어진 보호막(70)이 형성되어 있다.

<32> 보호막(70)에는 드레인 전극(66), 유기 축전기용 도전체 패턴(64) 및 데이터 패드(68)를 각각 드러내는 접촉 구멍(76, 72, 78)이 형성되어 있으며, 게이트 절연막(30)과 함께 게이트 패드(24)를 드러내는 접촉 구멍(74)이 형성되어 있다.

<33> 보호막(70) 상부에는 접촉 구멍(72, 76)을 통하여 유지 축전기용 도전체 패턴(64) 및 드레인 전극(66)과 전기적으로 연결되어 있으며 화소에 위치하는 화소 전극(82)이 형성되어 있다. 이때, 화소 전극(82)은 일부가 돌출되어 이웃하는 전단의 화소 행에 게이트 신호를 전달하는 게이트선(22)과 중첩되어 있는 수리부(85)를 포함한다. 또한, 보호막(70) 위에는 접촉 구멍(74, 78)을 통하여 각각 게이트 패드(24) 및 데이터 패드(68)와 연결되어 있는 보조 게이트 패드(86) 및 보조 데이터 패드(88)가 형성되어 있다. 여기서, 화소 전극(82)은 과 보조 게이트 및 데이터 패드(86, 88)는 투명한 도전 물질인 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 등으로 이루어져 있다. 여기서, 수리부(85)는 화소 전극(82)이 플로팅되거나 공통 전압이 전달되어 화소가 항상

밝게 표시되는 화이트 불량이 발생하는 경우에 화소를 식별이 거의 불가능한 블랙 불량으로 용이하게 바꿀 수 있도록 하는 기능을 가진다. 즉, 화이트 불량이 발생하는 경우에 수리부(85)를 통하여 전단의 게이트선(22)과 화소 전극(82)을 단락시키면 화소 전극(82)과 이와 마주하는 공통 전극에 전계를 인가하지 않은 상태에서 밝은 색을 표시하는 노멀리 화이트 모드(normally white mode)의 액정 표시 장치에서 화소 전극(82)에는 게이트 오프 전압이 전달되고, 화소 전극(82)과 공통 전극사이에서는 10V 정도의 전계가 형성되어 화소는 어둡게 표시되는 블랙 불량으로 변하게 된다.

<34> 이때, 화소 전극(82)은 투명한 도전 물질로 이루어져 레이저를 이용하여 수리부(85)와 게이트선(22)을 단락시켜 화소를 수리하는 과정에서 수리부(85)의 위치를 찾는 것이 어려울 수 있다. 이러한 문제점을 해결하기 위하여 수리부(85)에 대응하는 게이트선(22)의 일부는 다른 부분과 다른 모양을 가지는 바람직하며, 예를 들러 도 3에서 보는 바와 같이 수리부(85)와 중첩하는 게이트선(22)의 일부는 다른 부분보다 좁은 폭으로 형성되어 있다.

<35> 또한, 도 2에서 보는 바와 같이, 게이트선(22)과 수리부(85) 사이에는 게이트 절연막(30)과 보호막(70)이 개재되어 있어 레이저를 이용하여 두 도전막(22, 85)을 단락시키기가 어려울 수 있으며, 이러한 문제점을 개선하기 위하여 도 4a 및 도 4b에서 보는 바와 같이 데이터 배선(62, 75, 66, 68)과 동일한 층으로 게이트 절연막(30)과 보호막(70) 사이에 보조 수리부(69)를 추할 수도 있다. 이 경우에도 수리부(85)의 위치를 용이하게 파악할 수 있도록 보조 수리부(69)의 일부는 게이트선(22)의 밖으로 벗어나도록 배치하는 것이 바람직하다.

<36> 또한, 수리부(85)의 구조는 다양한 모양, 예를 들어 도 5a 및 도 5b에서 보는 바와

같이 중앙에 개구부를 가지는 링(ring) 모양으로 변경할 수 있다.

<37> 한편, 유지 용량용 배선의 단선을 방지하고 화소의 개구율을 향상시키기 위해 유지 용량용 배선은 다른 구조로 형성될 수 있다. 이에 대하여 도 6 및 도 7을 참조하여 구체적으로 설명하기로 한다.

<38> 도 6은 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조를 도시한 배치도이고, 도 7은 도 5에서 VII-VII' 선을 따라 잘라 도시한 단면도이다.

<39> 대부분의 구조는 제1 실시예와 동일하다.

<40> 하지만, 제1 실시예와 다르게 게이트선(22)의 일부가 게이트 전극(26)으로 사용되며, 유지 용량용 배선은 가로 방향으로 뻗어 있으며, 이중으로 형성되어 화소의 상부 및 하부에 각각 배치되어 있는 유지 전극선(281, 282) 및 이중의 유지 전극선(281)을 연결하며 화소의 가장자리에 세로 방향으로 뻗어 있는 유지 전극(282)을 포함한다. 이렇게 유지 용량용 배선이 이중 구조의 유지 전극선(281)을 가지는 구조에서는 유지 용량용 배선(281, 282)이 단선되는 것을 방지할 수 있다. 또한, 이러한 구조에서는 유지 용량용 배선(281, 282)이 화소 전극(82)의 가장자리 부분과 중첩되어 유지 축전기를 이루어 유지 용량을 충분히 확보할 수 있는 동시에 충분한 개구율을 확보할 수 있다.

<41> 또한, 반도체층(40)은 게이트 전극(26)의 안쪽에 형성되어 있으며, 소스 전극(65)은 게이트 전극(26)을 따라 가로 방향으로 뻗어 저항 접촉층(55) 상부까지 연장되어 있으며, 드레인 전극(66)은 게이트 전극(26)에 대하여 소스 전극(65)의 반대쪽에 위치하는 저항 접촉층(56) 상부에 형성되어 있다.

<42> 이러한 본 발명의 구조에서도 제1 실시예와 동일하게 수리부(85)와 중첩하는 게이

트선(22)의 일부는 다른 부분보다 좁은 폭으로 형성될 수 있으며, 수리부(85)와 게이트선(22) 사이에 보조 수리부가 추가될 수 있다.

<43> 한편, 본 발명의 제1 및 제2 실시예에서는 화소 전극이 수리부를 가지는 구조를 제시하였지만, 게이트 배선의 일부가 돌출되어 화소 전극과 중첩되는 수리부를 가질 수 있으며, 도 8 내지 도 10을 참조하여 구체적으로 설명하기로 한다.

<44> 도 8은 본 발명의 제3 실시예에 따른 액정 표시 장치용 박막 트랜지스터 어레이 기판의 구조를 도시한 배치도이고, 도 9 및 도 10은 도 8에서 IX-IX' 및 X-X' 선을 따라 잘라 도시한 각각의 단면도이다.

<45> 대부분의 구조는 제1 실시예와 동일하다.

<46> 하지만, 이웃하는 화소 행에 게이트 신호를 전달하는 전단의 게이트선(22)의 일부가 돌출되어 하부의 화소 전극(82)과 중첩되어 있다

<47> 또한, 배선(22, 24, 26, 28)을 덮는 게이트 절연막(30)의 상부에는 수소화 비정질 규소 따위의 반도체로 이루어진 반도체 패턴(42, 48)이 형성되어 있으며, 반도체 패턴(42, 48) 위에는 인(P) 따위의 n형 불순물로 고농도로 도핑되어 있는 비정질 규소 따위로 이루어진 저항성 접촉층(ohmic contact layer) 패턴 또는 중간층 패턴(55, 56, 58)이 형성되어 있다. 이때, 접촉층 패턴(55, 56, 58)은 그 하부의 반도체 패턴(42, 48)과 그 상부의 데이터 배선(62, 64, 65, 66, 68)의 접촉 저항을 낮추어 주는 역할을 하며, 데이터 배선(62, 64, 65, 66, 68)과 완전히 동일한 형태를 가진다. 즉, 데이터선부 중간층 패턴(55)은 데이터선부(62, 68, 65)와 동일하고, 드레인 전극용 중간층 패턴(56)은 드레인 전극(66)과 동일하며, 유지 축전기용 중간층 패턴(58)은 유지 축전기용 도전체

패턴(64)과 동일하다. 한편, 반도체 패턴(42, 48)은 박막 트랜지스터의 채널부(C)를 제외하면 데이터 배선(62, 64, 65, 66, 68) 및 저항성 접촉층 패턴(55, 56, 58)과 동일한 모양을 하고 있다. 구체적으로는, 유지 축전기용 반도체 패턴(48)과 유지 축전기용 도전체 패턴(64) 및 유지 축전기용 접촉층 패턴(58)은 동일한 모양이지만, 박막 트랜지스터용 반도체 패턴(42)은 데이터 배선 및 접촉층 패턴의 나머지 부분과 약간 다르다. 즉, 박막 트랜지스터의 채널부(C)에서 데이터선부(62, 68, 65), 특히 소스 전극(65)과 드레인 전극(66)이 분리되어 있고 데이터선부 중간층(55)과 드레인 전극용 접촉층 패턴(56)도 분리되어 있으나, 박막 트랜지스터용 반도체 패턴(42)은 이곳에서 끊어지지 않고 연결되어 박막 트랜지스터의 채널을 생성한다.

<48> 물론, 본 발명의 제3 실시예의 구조에서도 도 5a 및 도 5b의 예와 같이 수리부(25)는 링 모양으로 형성될 수 있다.

<49> 이러한 본 발명의 제1 내지 제3 실시예에 따른 구조에서 화소 전극(82)의 수리부(85)와 전단의 게이트선(22)이 중첩하는 면적 또는 전단의 게이트선(22)의 수리부(25)와 화소 전극(82)이 중첩하는 면적은 $5-1,000\mu\text{m}^2$ 의 범위인 것이 바람직하다.

<50> 그러면, 이러한 본 발명의 제1 및 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 어레이 기판의 제조 방법에 대하여 도 1 내지 도 7을 참조하여 간략하게 설명한다.

<51> 먼저, 절연 기판(10)에 위에 저저항을 가지는 은 계열 또는 알루미늄 계열로 이루어진 단일막을 적층하고 사진 식각 공정으로 패터닝하여 게이트 배선(22, 24, 26)과 유지 용량용 배선(28, 281, 282)을 형성한다.

<52> 다음, 질화 규소로 이루어진 게이트 절연막(30), 비정질 규소로 이루어진 반도체층, 도핑된 비정질 규소층의 삼층막을 연속하여 적층하고 마스크를 이용한 패터닝 공정으로 반도체층(40)과 도핑된 비정질 규소층을 패터닝하여 게이트 전극(26)과 마주하는 게이트 절연막(30) 상부에 반도체층(40)과 저항 접촉층을 동일한 모양으로 형성한다.

<53> 다음, 데이터 배선용 도전 물질을 적층한 후, 마스크를 이용한 사진 공정으로 패터닝하여 데이터 배선(62, 64, 65, 66, 68)을 형성한다. 이때, 유지 용량을 충분히 확보할 수 있는 경우에는 제2 실시예와 같이 유지 용량용 도전체 패턴(64)을 형성하지 않을 수 있으며, 도 4a 및 도 4b에서 보는 바와 같이 화이트 불량을 용이하게 수리하기 위하여 데이터 배선(62, 64, 65, 66, 68)과 동일한 층으로 보조 수리부(69)를 형성할 수 있다.

<54> 이어, 데이터 배선(62, 64, 65, 66, 68)으로 가리지 않는 저항 접촉층을 식각하여 게이트 전극(26)을 중심으로 양쪽으로 분리되는 저항 접촉층(55, 56)을 완성하고 이들(55, 56) 사이의 반도체층 패턴(40)을 노출시킨다. 이어, 노출된 반도체층(40)의 표면을 안정화시키기 위하여 산소 플라스마를 실시하는 것이 바람직하다.

<55> 다음으로, 낮은 유전율을 가지며 평탄화 특성이 우수한 유기 물질 또는 질화 규소 등의 절연 물질을 기판(10)의 상부에 적층하여 보호막(70)을 형성하고, 사진 식각 공정으로 게이트 절연막(30)과 함께 패터닝하여, 게이트 패드(24), 드레인 전극(66), 유지 축전기용 도전체 패턴(64) 및 데이터 패드(68)를 드러내는 접촉 구멍(74, 76, 72, 78)을 형성한다. 이때, 유지 축전기용 도전체 패턴(64)을 형성하지 않는 경우에는 접촉 구멍(72) 또한 형성할 필요가 없다.

<56> 다음, 마지막으로 ITO 또는 IZO막을 적층하고 마스크를 이용한 패터닝을 실시하여 접촉 구멍(76, 72)을 통하여 드레인 전극(66) 및 유지 축전기용 도전체 패턴(64)과 연결되며 게이트선(22)과 중첩하는 수리부(85)를 가지는 화소 전극(82)과 접촉 구멍(74, 78)을 통하여 게이트 패드(24) 및 데이터 패드(68)와 각각 연결되는 보조 게이트 패드(86) 및 보조 데이터 패드(88)를 각각 형성한다.

<57> 한편, 제3 실시예에 따른 액정 표시 장치용 박막 트랜지스터 어레이 기판의 제조 방법에서는 제조 공정을 단순화하기 위해 반도체 패턴(42, 48), 접촉층 패턴(55, 56, 58) 및 데이터 배선(62, 64, 65, 66, 68)을 하나의 감광막 패턴을 이용한 사진 식각 공정으로 형성한다. 상세하게는, 게이트 배선을 형성한 다음, 게이트 절연막(30), 비정질 규소로 이루어진 반도체층, 도핑된 비정질 규소층의 삼층막을 연속하여 적층한다. 이어, 데이터 배선용 도전 물질을 적층하고 그 상부에 감광막을 형성하고, 채널부(C)의 빛 투과 조절막을 가지는 마스크를 이용하여 부분적으로 다른 두께를 가지는 감광막 패턴을 형성한다. 이때, 감광막 패턴은 데이터 배선에 대응하는 제1 부분보다 채널부(C)에 대응하는 제2 부분이 작은 두께를 가지며 다른 부분은 감광막이 모두 제거되어 있다. 우선, 이러한 감광막 패턴을 식각 마스크로 사용하여 반도체 패턴(42, 48)을 형성한다. 이어, 제2 부분의 감광막을 제거하고 제1 부분의 감광막 패턴을 식각 마스크로 하여 채널부(C)에서 데이터 배선용 도전 물질을 제거하여 데이터 배선(62, 65, 64, 66, 68)을 형성하고, 이를 식각 마스크로 하여 도핑된 비정질 규소층을 제거하여 접촉층 패턴(55, 56, 58)을 완성한다.

【발명의 효과】

<58> 따라서, 본 발명에 따른 액정 표시 장치용 박막 트랜지스터 어레이 기판에서는 화

1020010026721

2001/6/2

소 전극에 전단의 게이트선과 중첩하는 수리부를 둘으로써 화소의 화이트 불량을 용이하게 수리할 수 있다.

【특허청구범위】**【청구항 1】**

기판,

상기 기판 위에 형성되어 있으며 가로 방향의 게이트선 및 상기 게이트선에 연결되어 있는 게이트 전극을 포함하며, 게이트 신호가 전달되는 게이트 배선,

상기 기판 위에 가로 방향으로 형성되어 있으며 공통 전압이 전달되는 유지 용량용 배선,

상기 기판 상부에 형성되어 있으며 상기 게이트선 및 상기 유지 용량용 배선을 덮는 게이트 절연막,

상기 게이트 전극의 상기 게이트 절연막 상부에 형성되어 있는 반도체층,

세로 방향으로 형성되어 상기 게이트선과 교차하여 화소 영역을 정의하는 데이터 선, 상기 데이터 선에 연결되어 있으며 상기 반도체층 상부에 형성되어 있는 소스 전극 및 상기 게이트 전극을 중심으로 상기 소스 전극과 마주하는 상기 반도체층 상부에 형성되어 있는 드레인 전극을 포함하는 데이터 배선,

상기 데이터 배선 및 상기 반도체층을 덮는 보호막,

상기 보호막 상부의 상기 화소 영역에 형성되고 상기 보호막의 제1 접촉 구멍을 통하여 상기 드레인 전극과 연결되어 있는 화소 전극을 포함하는 액정 표시 장치용 박막 트랜지스터 어레이 기판에 있어서,

상기 게이트선 또는 상기 화소 전극은 전단의 상기 게이트선과 상기 화소 전극이 중첩되도록 하는 수리부를 가지는 액정 표시 장치용 박막 트랜지스터 어레이 기판.

【청구항 2】

제1항에서,

상기 절연막을 사이에 두고 상기 유지 용량용 배선과 중첩되어 있으며, 상기 보호 막의 제2 접촉 구멍을 통하여 상기 화소 전극과 연결되어 있는 유지 용량용 도전체 패턴을 더 포함하는 액정 표시 장치용 박막 트랜지스터 어레이 기판.

【청구항 3】

제1항에서,

상기 수리부와 중첩되어 있는 상기 게이트선의 일부는 나머지 부분보다 좁은 폭으로 형성되어 있는 액정 표시 장치용 박막 트랜지스터 어레이 기판.

【청구항 4】

제1항에서,

상기 수리부와 상기 게이트선 사이에 형성되어 있는 보조 수리부를 더 포함하는 액정 표시 장치용 박막 트랜지스터 어레이 기판.

【청구항 5】

제4항에서,

상기 보조 수리부는 상기 데이터 배선과 동일한 층으로 형성되어 있는 액정 표시 장치용 박막 트랜지스터 어레이 기판.

【청구항 6】

제1항에서,

상기 유지 용량용 배선은,

상기 화소 영역의 상부 및 하부에 가로 방향으로 형성되어 있는 이중의 유지 전극
선과 상기 화소 영역의 가장자리에 세로 방향으로 형성되어 있으며 이중의 상기 유지 전
극선을 연결하는 유지 전극을 포함하는 액정 표시 장치용 박막 트랜지스터 어레이 기판.

【청구항 7】

제1항에서,

상기 수리부는 링 모양으로 형성되어 있는 액정 표시 장치용 박막 트랜지스터 어레
이 기판.

【청구항 8】

제1항에서,

상기 수리부는 상기 화소 전극으로부터 돌출되어 있는 액정 표시 장치용 박막 트랜
지스터 어레이 기판.

【청구항 9】

제1항에서,

상기 수리부는 상기 게이트선으로부터 돌출되어 있는 액정 표시 장치용 박막 트랜
지스터 어레이 기판.

【청구항 10】

제1항에서,

상기 수리부와 전단의 게이트선 또는 상기 화소 전극이 중첩하는 면적은
 $5-1,000\mu\text{m}^2$ 의 범위인 액정 표시 장치용 박막 트랜지스터 기판.


【청구항 11】

제1항에서,

상기 소스 전극과 상기 드레인 전극 사이의 채널부를 제외한 상기 반도체층은 상기 데이터 배선과 동일한 모양을 가지는 액정 표시 장치용 박막 트랜지스터 기판.

【도면】


【도 1】




1020010026721

2001/6/2


【図 2】





【図 3】




【도 4a】





【도 4b】




【도 5a】



【도 5b】




【도 6】




1020010026721

2001/6/2




【도 8】



1020010026721

2001/6/2



【도 10】

